分享一个分立器件平台的Transcever设计。当前设计是针对5.8G的。可以通过更换部分器件和调整参数，实现一个射频前端。可以用作芯片开发阶段的验证、RTL验证、soc验证等。也可以用来学习模拟射频的底层硬件收发机制。
软件格式为Cadence17.4
Misaya 膜拜大神，可以稍微解释下这块板实现的功能吗?
一个5.8G的射频前端。包含VCO、锁相环、PA、LNA、混频器。以及一个STM32的单片机作为AD采样和数据处理。这块板的初衷，是为普勒雷达和FSK测距算法开发调试 提供实测数据。但只要改变部分元件的频率，理论上可以模拟任何射频发射和接收模块。比如把频率变为2.4G，配合MCU模拟协议栈，整个板子就是一颗蓝牙soc； 说的简单粗暴一些，这就是一个SDR硬件平台
Misaya 有办法让这个射频前端，同时接收蓝牙40个信道的数据吗?这样的话可以搞一个蓝牙捉包器😂
Wireless-Tech 可以。但是算法比较麻烦了。用2.4G的本振做下变频后，得到的中频是各个信道的中频混杂在一起的，要用傅里叶变换做频谱分析，把各个信道揉在一起的中频给剥离开。 而且，做个sniffer而已，随便摸一个蓝牙芯片 刷个sniffer固件不就行了。没必要搞这么麻烦吧、、、
Misaya 普通的蓝牙芯片的射频前duan同一时刻只能在一个信道上工作，我要的是我RF AFE可以同时获取40个信道的信息，然后交给host去处理。目前ellisys的捉包器的RF AFE就是定制的，可以支持这样的功能，所以问问你能不能搞😂
